



دانشگاه کاشان  
University of Kashan

مجله محاسبات نرم

JOURNAL SOFT COMPUTING

تارنمای مجله: scj.kashanu.ac.ir



## طراحی و بهینه‌سازی بلوک ورودی-خروجی دیجیتال با ترانزیستورهای نانونوار گرافنی\*

هادی شیروانی فیل‌آبادی<sup>۱</sup>، کارشناسی‌ارشد، حسین کریمیان<sup>۲\*</sup>، استادیار

<sup>۱</sup> دانشکده برق و کامپیوتر، گروه مهندسی برق، دانشگاه کاشان، کاشان، ایران.

### چکیده

در صنعت الکترونیک، کوچک‌تر و بهینه‌شدن افزاره‌ها هدف نهایی است؛ اما طبق پیش‌بینی‌های ITRS، سیلیکون به‌عنوان ماده اصلی افزاره‌های نیمه‌رسانای امروزی، به دلیل محدودیت‌های فیزیکی به انتهای راه خود نزدیک شده است. به همین دلیل، محققان به دنبال مواد جدید برای جایگزینی سیلیکون هستند. تا به امروز، کربن و آرایش اتمی خاص آن گرافن به‌عنوان قوی‌ترین جایگزین مطرح بوده است. از بین اجزای مداری، بلوک ورودی-خروجی نیز به‌عنوان جزء جدایی‌ناپذیر سیستم‌های الکترونیکی، نیاز به طراحی مجدد و بهینه‌شدن دارد. در این مقاله، هدف امکان‌سنجی و طراحی بلوک ورودی-خروجی با استفاده از ترانزیستورهای اثرمیدانی گرافنی است. با استفاده از این ترانزیستورها هریک از اجزای تشکیل‌دهنده، طراحی و با نرم‌افزار HSPICE شبیه‌سازی و تحلیل شده است. سپس این اجزا در کنار هم قرار گرفته و یک بلوک ورودی-خروجی کامل مبتنی بر گرافن پیاده‌سازی شده است. بلوک ورودی-خروجی گرافنی با مشابه سیلیکونی مقایسه شده و نشان داده شده که تأخیر بلوک گرافنی حتی با ناهمواری لبه ۱۰٪، برابر ۲۹۹/۹۴ پیکوثانیه است که ۳۲٪ از نمونه سیلیکونی سریع‌تر است.

### اطلاعات مقاله

تاریخچه مقاله:

دریافت ۱۸ فروردین ماه ۱۳۹۸

پذیرش ۲۵ فروردین ماه ۱۳۹۹

کلمات کلیدی:

گرافن

بلوک ورودی-خروجی

نانونوار گرافن

ترانزیستور گرافنی

فراسیلیکون

بافر خروجی

© ۱۳۹۹ - مجله محاسبات نرم، کلیه حقوق محفوظ است.

### ۱. مقدمه

الکترونیک، روزبه‌روز بیشتر احساس شود. یکی از مواد فراسیلیکونی که توجه زیادی را به خود جلب کرده، ماده کربن و چیدمان خاص اتم‌های آن در گرافن است [۱]. مطالعات زیادی برای پیاده‌سازی بخش‌های مختلف مدارهای آنالوگ و دیجیتال و بلوک‌های محاسباتی با استفاده از ترانزیستورهای گرافنی انجام شده است. در [۲] یک مدار مجتمع گرافنی ساده و در [۳] یک میکسر فرکانس بالا ساخته شده است. همچنین در [۴] یک فلیپ فلاپ گرافنی و در [۵] بلوک منطقی آرایه منطقی برنامه‌پذیر با استفاده از ترانزیستورهای گرافنی طراحی و شبیه‌سازی شده است.

با توجه به محدودیت‌های فیزیکی و طبق پیش‌بینی‌های ITRS، الکترونیک سیلیکونی به انتهای راه خود نزدیک شده است. علت آن مشکل اثرات کانال کوتاه است که سیلیکون در کوچک‌سازی ترانزیستورهای اثرمیدانی از خود بروز می‌دهد [۱]. همین موضوع باعث شده است که نیاز به مواد فراسیلیکونی در

\* نوع مقاله: پژوهشی

\* نویسنده مسئول

پست‌های الکترونیک: hkarimiyani@kashanu.ac.ir (کریمیان)

h.shirvani@grad.kashanu.ac.ir (شیروانی فیل‌آبادی)

بلوک ورودی-خروجی معرفی می‌شود و اجزای مختلف آن توضیح داده می‌شود. در بخش ۴، بافری بهینه برای خروجی طراحی می‌شود، سایر اجزای بلوک به آن اضافه می‌شوند، آنالیزهای مختلفی روی آن انجام می‌گیرد و سپس با نمونه سیلیکونی مقایسه می‌شود. در بخش ۵ یک طرح‌بندی برای بلوک ورودی-خروجی گرافنی طراحی شده پیشنهاد می‌شود. در آخر، بخش ۶ به جمع‌بندی و نتیجه‌گیری می‌پردازد.

## ۲. الکترونیک گرافنی

تاکنون تلاش‌های زیادی برای انتخاب ماده جایگزین سیلیکون در صنعت الکترونیک انجام شده است. مهم‌ترین و کاربردی‌ترین ماده تاکنون، کربن و ساختارهای گوناگون آن است. از آن جمله می‌توان به ترانزیستورهای نانولوله کربنی اشاره کرد که با جایگزینی یک نانولوله کربنی به جای کانال ترانزیستور ساخته می‌شوند. این نوع از ترانزیستورها به دلیل مشکلات ساخت از اقبال خوبی برخوردار نبودند [۸].

ساختار دیگر کربن که توجه زیادی را در زمینه الکترونیک فراسیلیکونی به خود جلب کرده، گرافن است. گرافن چیدمان دوبعدی از کربن است که در ساختاری شش‌وجهی و سعت یافته است. این ساختار شش‌وجهی در شکل (۱-الف) آمده است. ویژگی‌های منحصر به فرد گرافن از جمله ضریب انتقال گرمای بالا و قابلیت تحرک بالای حامل‌های بار، باعث شده است که این ماده به‌عنوان محتمل‌ترین جایگزین سیلیکون در صنعت الکترونیک قلمداد شود [۹].

با اینکه گرافن برای نخستین بار در سال ۲۰۰۴ کشف شد، پیش از آن، به‌عنوان ماده تشکیل دهنده گرافیت شناخته شده بود. اولین بار دانشمندان با قرار دادن گرافیت در معرض اسید قوی، تعلیقی از کریستال‌های باریک گرافن اکسید به دست آوردند. پس از آن با خشک کردن گرافن اکسید به گرافن دست یافتند. روش دیگری که برای به‌دست‌آوردن گرافن از گرافیت به کار برده شد، رشد هم‌بافته گرافن بود [۱۰].

پس از کشف گرافن، تلاش‌ها برای استفاده از آن در صنعت الکترونیک شروع شد؛ زیرا با آزمایش‌ها معلوم شد که گرافن

از طرفی، یکی از بخش‌های اصلی و ضروری تمامی تراشه‌های الکترونیکی همچون میکروپروسورها، ASIC، FPGA و... بلوک ورودی-خروجی است. بلوک ورودی-خروجی، رابط میان درون تراشه و دنیای بیرون آن است که با رساندن اطلاعات بیرونی به داخل تراشه و ارسال اطلاعات پردازش شده توسط تراشه به خارج آن، این ارتباط کامل سیستمی را برقرار می‌کند. تراشه‌های الکترونیکی برای عملکرد سریع‌تر، نیاز به یک بلوک ورودی-خروجی بهینه و سریع دارند تا همان‌طور که پردازش اطلاعات با سرعت بالا انجام می‌گیرد، ارسال و دریافت آن‌ها هم با سرعت مناسب انجام پذیرد. یکی از وظایف اصلی بلوک ورودی-خروجی، راه‌اندازی خازن بار خارج از تراشه است که در مقایسه با خازن‌های داخلی ظرفیت نسبتاً بزرگی دارد [۶ و ۷].

با هدف رسیدن به تراشه‌های تمام کربنی، استفاده از ترانزیستورهای گرافنی در ساخت بلوک ورودی-خروجی می‌تواند به بهبود عملکرد بلوک و در نتیجه تراشه‌های الکترونیکی کمک کند. استفاده از ترانزیستورهای گرافنی همین‌طور به پیاده‌سازی بلوک ورودی-خروجی در سطح نانومتری که یکی از اهداف مهم صنعت الکترونیک می‌باشد، کمک خواهد کرد. این ترانزیستورها ابعاد بسیار کوچک‌تری دارند و دارای سرعت بالاتری هستند. با این کار می‌توان به بلوک ورودی-خروجی کوچک‌تر و سریع‌تر دست یافت. از این‌رو در این تحقیق، تک‌تک اجزای تشکیل دهنده بلوک ورودی-خروجی بررسی و توسط ترانزیستورهای گرافنی طراحی و شبیه‌سازی می‌شوند. سپس با قرار دادن این اجزا در کنار هم، بلوک ورودی-خروجی تمام گرافنی تکمیل خواهد شد. بر اساس تحقیقات انجام‌شده، تاکنون پژوهش‌های مشابهی انجام نشده است. بنابراین برای انجام یک مقایسه، همان بلوک ورودی-خروجی گرافنی که این بار با ترانزیستورهای سیلیکونی طراحی شده، شبیه‌سازی می‌شود و نتایج با نسخه گرافنی مورد مقایسه قرار خواهد گرفت.

مقاله با این مطالب ادامه می‌یابد: بخش ۲، به معرفی نانوماده گرافن و تاریخچه و ویژگی‌های آن می‌پردازد. در بخش ۳،

سرعت مناسب به ترتیب، به بیرون و درون تراشه هدایت کند [۷]. بلوک ورودی-خروجی طراحی شده در این تحقیق، یک بلوک دوطرفه دیجیتال استاندارد است. بنابراین باید بتواند نیازهای مشخصی را که به داخل و خارج تراشه مربوطاند، برطرف سازد. به ازای هر نیاز، یک مدار به بلوک ورودی-خروجی اضافه خواهد شد. این نیازها و مدار پاسخ‌گوی هرکدام، در ادامه معرفی شده‌اند.


مهم‌ترین بخش بلوک ورودی-خروجی استاندارد، بافر خروجی است. بافر خروجی باید بتواند خازن بار خروجی را با سرعت مناسب راه‌اندازی کند. با این کار، سرعت انتقال داده به دنیای بیرون افزایش خواهد یافت. بافر خروجی از رشته‌ای از معکوس‌کننده‌ها که اندازه آن‌ها در طول رشته به صورت تصاعدی افزایش می‌یابد، تشکیل شده است. این رشته معکوس‌کننده‌ها در بخش بعدی طراحی خواهد شد [۶].

بلوک ورودی-خروجی پیشنهادی، یک بلوک دوطرفه است. بنابراین مداری لازم است تا انتخابی میان عملکرد ورودی و خروجی بلوک داشته باشد. مدار مناسب، بافر سه‌حالتی است. بافر سه‌حالتی در آخرین طبقه مسیر خروجی قرار می‌گیرد و زمانی که بلوک به عنوان ورودی عمل می‌کند، خروجی را در حالت امپدانس بالا قرار می‌دهد.

سطح ولتاژ درون تراشه با دنیای بیرون تراشه متفاوت است. معمولاً درون تراشه به علت پردازش‌های بالا از یک سطح ولتاژ پایین‌تر از دنیای بیرون استفاده می‌کند. در این تحقیق، سطح ولتاژ درون تراشه ۰/۵ ولت و دنیای بیرون ۲/۵ ولت در نظر گرفته شده است. بنابراین سطح ولتاژ داده‌های ارسالی به بیرون تراشه می‌بایست افزایش یابند. همین‌طور سطح ولتاژ داده‌های وارد شده به تراشه نیز باید کاهش داده شوند. مکانیزمی که در این طراحی تعادل میان سطوح ولتاژ را ایجاد می‌کند، مدار مبدل سطح ولتاژ است. مبدل سطح ولتاژ در اولین طبقه از مسیر خروجی و دومین طبقه از مسیر ورودی قرار می‌گیرد و ولتاژ داده را به ترتیب زیاد و کم می‌کند.

دارای ویژگی‌های منحصر به فرد الکتریکی است و اولین ترانزیستور اثرمیدانی گیت بالایی که کانال آن از گرافن تشکیل شده بود، توسط محققان ساخته شد [۱۱]. پس از آن با به کارگیری روش‌های نوین ساخت، به ترانزیستورهای گرافنی با سرعت بالا دست یافتند [۱۲]. اما در این میان، عده‌ای از دانشمندان موفق شدند ترانزیستورهای اثرمیدانی بسازند که کانال آن‌ها متشکل از نانونوارهای گرافنی بود [۱۳].

نانونوارهای گرافنی، نوارهایی از گرافن با عرض زیر ۱۰ نانومتر هستند. همان‌طور که در شکل (۱-ب) آمده است، نانونوارها بسته به زاویه برش به دو نوع زیگزاگی و آرمیچری دسته‌بندی می‌شوند. در شکل (۱-ج) دیاگرام انرژی گرافن نیز آورده شده است. با توجه به شکل (۱-ج)، در گرافن شکاف انرژی میان لایه هدایت و لایه ظرفیت، در نقاط دیراک صفر است. این موضوع یکی از مشکلات اصلی گرافن در راه جایگزینی سیلیکون بود. یکی از راه‌های ایجاد شکاف انرژی در گرافن و تبدیل آن به نیمه‌رسانا، برش آن به صورت نانونوار است. در ترانزیستورهای اثرمیدانی نانونوار گرافنی، که به GNR-FET مشهورند، شکاف انرژی به اندازه‌ای است که نسبت جریان روشن به خاموش به حدی می‌رسد که آن را برای کاربردهای نیمه‌هادی مناسب می‌کند [۱۴].




شکل (۱): الف. ساختار شش‌وجهی گرافن؛ ب. نانونوار گرافنی

نوع a-آرمیچر b-زیگزاگ؛ ج. دیاگرام انرژی گرافن

### ۳. طراحی بلوک ورودی-خروجی گرافنی

یکی از بخش‌های اساسی هر تراشه الکترونیکی بلوک ورودی-خروجی است. این بلوک رابط میان داخل تراشه و دنیای بیرون آن است و باید بتواند اطلاعات ارسالی و دریافتی تراشه را با



شکل (۲): بلوک ورودی-خروجی پیشنهادی

لبه‌های نانونوار، نقش بسیار مهمی در عملکرد ترانزیستور دارد. بسته به آرایش اتم‌های لبه نانونوار، آن‌ها را به دو دسته زیگزاگ و آرمیچر تقسیم می‌کنند. این ساختارها در شکل (۱-ب) نشان داده شده‌اند. نوع زیگزاگ خاصیت فلزی دارد؛ اما نانونوارهای آرمیچر، تحت شرایطی، خاصیت نیمه‌هادی پیدا می‌کنند. ناهموازی‌های لبه نانونوار پدیده دیگری است که مربوط به لبه‌های نانونوار است و در اثر فرایند ساخت ایجاد می‌شود. هرچه ناهموازی‌ها کمتر باشد، ترانزیستور عملکرد بهتری خواهد داشت [۱۵].

در این تحقیق از یک مدل GNR-FET سازگار با HSPICE در انجام شبیه‌سازی‌ها استفاده شده است [۱۵]. در این مدل متغیرهای ابعاد فیزیکی، فرایند ساخت و ناهموازی‌های لبه لحاظ شده و همچنین امکان تحلیل‌های تأخیر و توان مصرفی فراهم آمده است. برخی از پارامترهای مورد استفاده در این مدل در ادامه معرفی خواهند شد. همچنین در شکل (۳) هریک از این پارامترها نشان داده شده‌اند.

L: طول کانال؛

nRib: تعداد نانونوارهای افزاره؛

N: تعداد اتم‌های کربن در عرض هر نانونوار؛

P: درصد ناهموازی لبه؛

dop: میزان دوپینگ سورس و درین؛

Tox: ضخامت دی‌الکتریک گیت بالایی؛

Tox2: ضخامت دی‌الکتریک میان کانال و زیرلایه.

مقدار پارامترهای مدل فایل معرفی شده، هریک دارای بازه مجازی هستند. این بازه‌ها در جدول (۱) فراهم شده‌اند.

داده‌های وارد شده به بلوک از دنیای بیرون، معمولاً مقدار قابل توجی نويز دارند. بلوک ورودی-خروجی استاندارد وظیفه دارد میزان این نويز را تا حد امکان کاهش دهد. در بلوک ورودی-خروجی پیشنهادی، کاهش نويز به کمک مدار اشمیت-تریگر انجام می‌شود. این مدار در اولین طبقه از مسیر ورودی بلوک و قبل از مدار مبدل سطح ولتاژ قرار می‌گیرد.

علاوه بر نیازهای ذکر شده، بلوک ورودی-خروجی استاندارد به یک مکانیزم برای ارسال و دریافت اطلاعات به صورت هم‌گام با یک پالس ساعت نیاز دارد. بلوک همین طور به یک مکانیزم برای انتخاب میان تبادل اطلاعات به صورت هم‌گام و غیرهم‌گام نیز نیاز دارد. این نیازها به ترتیب با مدار فلیپ‌فلاپ و مالتی پلکسر برطرف خواهند شد.

مدار بلوک ورودی-خروجی پیشنهادی در شکل (۲) آمده است. همان طور که مشاهده می‌کنید، تمام نیازمندی‌های بلوک استاندارد در این طراحی آورده شده است. پد، اتصالی فلزی است که به دنیای بیرون متصل خواهد شد.

#### ۴. طراحی، شبیه‌سازی و تحلیل نتایج

##### ۱.۴. مدل فایل

ترانزیستورهای اثرمیدانی نانونوار گرافنی به دو دسته ماسفتی و سدشاتکی تقسیم می‌شوند. نوع ماسفتی برای کاربردهای دیجیتال مناسب‌تر است؛ زیرا دارای نسبت جریان روشن به خاموش بیشتری است. ساختار این نوع از ترانزیستورهای گرافنی، شبیه به ترانزیستورهای اثرمیدانی سیلیکونی است با این تفاوت که کانال ترانزیستور به جای سیلیکون، تعدادی نانونوار گرافن دوبعدی است که از سورس به درین وصل شده‌اند [۱۵].

شارژ، ترانزیستور PMOS روشن و با یک مقاومت مدل می‌شود و ترانزیستور NMOS خاموش و با یک کلید باز مدل می‌شود. به همین صورت، وقتی خازن در زمان تخلیه شارژ است، ترانزیستور PMOS و NMOS به ترتیب با کلید باز و مقاومت مدل می‌شوند. با استفاده از مدل خازن-مقاومت می‌توان تأخیر انتشار یک معکوس‌کننده را تخمین زد. سپس این محاسبات را به یک رشته معکوس‌کننده‌ها بسط داد و تأخیر انتشار آن را به دست آورد. تأخیر انتشار رشته‌ای از معکوس‌کننده‌ها که در شکل (۵) نشان داده شده، به صورت معادله (۱) است.


$$t_p = \sum_{j=1}^N t_{p,j} = t_{p0} \sum_{j=0}^N \left(1 + \frac{C_{g,j+1}}{C_{g,j}}\right) = t_p = N t_{p0} \left(1 + \frac{f}{\delta}\right) \quad (1)$$

$t_p$  تأخیر انتشار کل رشته،  $t_{p,j}$  تأخیر انتشار طبقه  $j$ ام،  $t_{p0}$  تأخیر انتشار ذاتی معکوس‌کننده،  $C_{g,j}$  خازن گیت معکوس‌کننده طبقه  $j$ ام،  $N$  تعداد طبقات معکوس‌کننده در رشته و  $f$  ضریب اندازه ترانزیستورهای معکوس‌کننده در طول رشته است. برای به دست آوردن مقادیر  $N$  و  $f$  بهینه از معادله (۱) نسبت به  $N$  مشتق گرفته می‌شود. نتیجه، معادله (۲) خواهد شد.

$$\frac{\delta t_p}{\delta N} = 0 \Rightarrow \delta + \sqrt[N]{F} - \frac{\sqrt[N]{F} \ln F}{N} = 0 \quad (2)$$

سرانجام، معادله (۲) معادله‌ای است که تعداد طبقات و اندازه ترانزیستورهای بافر برای یک خازن بار و خازن گیت معین را به دست می‌دهد. در این معادله،  $F$  ضریب اندازه کل و برابر  $C_L/C_{g,1}$  است.

تکنولوژی استفاده‌شده در این مطالعه، تکنولوژی ۳۲ نانومتر PTM است [۱۶]؛ زیرا مدل فایل گرافنی که پیش‌تر معرفی شد، محدودیت طول کانال زیر ۱۰۰ نانومتر دارد، پس می‌بایست مدل فایل زیر ۱۰۰ نانومتر برای سیلیکون انتخاب کرد. از طرفی مدل فایل در دسترسی که هم کوچک‌ترین طول کانال را داشته باشد و هم نسخه و نانوژبالا داشته باشد، تکنولوژی ۳۲ نانومتر است. داده‌های مورد نیاز معادله (۲) برای تکنولوژی ۳۲ نانومتر MOSFET در جدول (۲) آمده است. پس از قرار دادن این داده‌ها در معادله (۲)، مقادیر  $N$  و  $f$  به ترتیب برابر ۹ و ۳/۱۶ خواهند شد؛ یعنی بافر طراحی شده دارای ۹ طبقه معکوس‌کننده می‌باشد که اندازه هر طبقه، ۳/۱۶



شکل (۳): ترانزیستور اثر میدانی نانونوار گرافنی شبه‌مافستی همراه با پارامترهای آن


جدول (۱): مقادیر مجاز پارامترهای مدل GNR-FET

مقدار مجاز		پارامتر
کمینه	پیشینه	
۱۰۰ نانومتر	۱۰ نانومتر	طول کانال
۶/۳۶ نانومتر	۰/۸۷۳۸ نانومتر	عرض کانال به‌ازای هر GNR
نامحدود	۱	تعداد نانونوار در هر افزاره
۲/۵ نانومتر	۰/۵ نانومتر	ضخامت اکسید (کمینه)
٪۲۰	٪۰	ناهمواری لبه (کمینه)
۰/۰۱۵	۰/۰۰۱	میزان دوپینگ (کمینه)

## ۲.۴. طراحی بافر خروجی

در طراحی بافر خروجی، همان‌طور که پیش‌تر گفته شد، نکته بسیار مهم این است که بافر توانایی راه‌اندازی خازن بزرگ خروجی را با سرعت مناسب داشته باشد. برای طراحی بافری که این ویژگی را داشته باشد، از محاسبات [۶] که برای ترانزیستورهای سیلیکونی انجام شده و ویژگی‌های سیلیکون در آن در نظر گرفته شده است، استفاده می‌شود. ابتدا یک بافر بهینه سیلیکونی طراحی و سپس بافر سیلیکونی به بافر گرافنی نگاشت خواهد شد.

معکوس‌کننده سیلیکونی، که از ترانزیستورهای PMOS و NMOS سری تشکیل شده است، دارای یک مدل خازن-مقاومت است. مقاومت، برابر مقاومت متوسط درون کانال است و خازن، جمع کل خازن‌های پارازیتی ترانزیستور، خازن بار و خازن سیم است [۶]. شکل (۴) مدل خازن-مقاومت را برای یک معکوس‌کننده نشان می‌دهد. مشاهده می‌شود که در زمان



شکل (۶): تأخیر انتشار بافر خروجی به ازای  $N$  و  $f$  های مختلف

با توجه به شکل (۶)، مقدار تأخیر کمینه بافرهای مختلف بسیار به هم نزدیک هستند. بنابراین برای انتخاب منصفانه از میان آن‌ها، پارامتر سومی نیز در نظر گرفته می‌شود که حاصلضرب تأخیر انتشار در توان مصرفی (PDP) است. نقاط کمینه، به همراه مقادیر تأخیر و حاصلضرب تأخیر در توانشان، در جدول (۳) آمده‌اند. با توجه به داده‌های جدول، بهترین انتخاب،  $N$  و  $f$  به ترتیب برابر ۵ و  $7/8$  است. بنابراین بافر خروجی طراحی شده، که از لحاظ تعداد طبقات، ضریب اندازه ترانزیستورها، تأخیر انتشار و PDP مقدار بهینه را دارد، دارای ۵ طبقه معکوس کننده است که اندازه هر معکوس کننده از ضرب عدد  $7/8$  در اندازه ترانزیستورهای طبقه قبلی به دست خواهد آمد.

جدول (۳): پارامترهای  $f$  و PDP برای بافرهای بهینه از نظر تأخیر


تعداد طبقات (N)	$f$	تأخیر (ns)	PDP (pj)
۵	$7/8$	$0.248$	$1/530$
۶	$5/6$	$0.251$	$1/549$
۷	$4/2$	$0.242$	$1/518$
۸	$3/4$	$0.242$	$1/547$
۹	۳	$0.244$	$1/626$

### ۳.۴. نگاهت و تکمیل بلوک ورودی-خروجی گرافنی

برای نگاهت بافر سیلیکونی طراحی شده به بافر گرافنی، باید ترانزیستورهای گرافنی را هم‌اندازه با ترانزیستورهای سیلیکونی انتخاب کرد. طول و عرض ترانزیستورهای NMOS طبقه اول بافر سیلیکونی به ترتیب برابر  $32$  و  $40$  نانومتر است. برای اینکه این طبقه از بافر سیلیکونی به‌طور منصفانه به بافر گرافنی نگاهت شود، باید پارامترهای ترانزیستورهای نانونوار گرافنی را طوری انتخاب کرد که اندازه ترانزیستورهای گرافنی با


برابر طبقه پیش از خود است.

باید توجه داشت که مدل بیان شده برای محاسبات، یک مدل تقریبی است و مدل به کاررفته در شبیه‌سازی‌ها دقیق‌تر است و پارامترهای بیشتری از جمله اثرات کانال کوتاه را در نظر می‌گیرد. بنابراین انتظار می‌رود که در شبیه‌سازی‌ها مقادیر بهتری برای تأخیر انتشار استخراج شود. البته نتایج به دست آمده از محاسبات نیز بسیار باارزش هستند، چون نقطه آغاز خوبی برای شبیه‌سازی‌ها در فضای بیکران  $(N, f)$  می‌دهند. با استفاده از نرم‌افزار HSPICE، بافرهای از ۹ تا ۵ طبقه به‌ازای ضریب اندازه‌های از ۲ تا ۲۰ شبیه‌سازی شده‌اند. شکل (۶) نمودارهای تأخیر انتشار به‌ازای ضریب اندازه از ۲ تا ۲۰، برای بافر ۵ تا ۹ طبقه را نشان می‌دهد. مشاهده می‌شود که در هر بافر با افزایش ضریب اندازه، تأخیر انتشار ابتدا کم می‌شود و سپس شروع به افزایش می‌کند. بنابراین در هر بافر، یک نقطه کمینه برای تأخیر انتشار وجود دارد.



شکل (۴): الف. معکوس کننده؛ ب. مدل RC در زمان شارژ خازن؛

ج. مدل RC در زمان تخلیه شارژ خازن




شکل (۵): بافر N طبقه برای راه‌اندازی خازن بار بزرگ

جدول (۲): داده‌های مورد نیاز معادله ۱۷ برای تکنولوژی ۳۲ نانومتر


پارامترها	مقادیر
tP0	$30 \text{ pS}$
Cg	$0.32 \text{ fF}$
$\delta$	۱
CL	$10 \text{ pF}$

علت این است که مبدل HtoL توانایی افزایش ولتاژ را ندارد. فلیپ‌فلاپ و مالتی‌پلکسر مبتنی بر GNRFET قبلاً در [۴] طراحی شده که در این تحقیق از آن‌ها استفاده شده است. همان طور که پیش‌تر بیان شد، به‌منظور کاهش نویز اطلاعات ورودی به تراشه، از یک اشمیت‌تریگر در مسیر ورودی بلوک استفاده می‌شود. مدار اشمیت‌تریگر استفاده‌شده در این تحقیق در شکل (۸-ا) آورده شده است. اشمیت‌تریگر با استفاده از فیدبک و ایجاد دو ولتاژ آستانه متفاوت، یک ورودی پرنویز کند را به یک خروجی بدون نویز سریع تبدیل می‌کند.




شکل (۸): الف. نماد مداری N-GNRFET؛ ب. نماد مداری P-GNRFET؛ ج. بافر سه‌حالتی؛ د. مبدل سطح ولتاژ HL؛ ه. مبدل سطح ولتاژ LH؛ ی. اشمیت‌تریگر

ترانزیستورهای سیلیکونی برابر شوند. با انتخاب  $n\text{-Rib}=21$  و  $N=15$  و  $Lch=32\text{nm}$ ، نگاشت طبقه اول بافر سیلیکونی به گرافنی انجام می‌شود. سایر طبقات، از ضرب  $f$  در  $n\text{-Rib}$  ترانزیستورهای طبقه قبل ساخته می‌شوند. این نکته بسیار حائز اهمیت است که نگاشت‌های طبقه اول بافر گرافنی از ترانزیستور NMOS طبقه اول بافر سیلیکونی نشئت گرفته؛ زیرا یکی از ویژگی‌های منحصربه‌فرد GNRFET‌ها برابر بودن قابلیت تحرک نوع  $n$  و نوع  $p$  آن‌هاست. بنابراین افزایش عرضی که در ترانزیستورهای PMOS برای برابر کردن تأخیر انتشار آن‌ها با NMOS انجام می‌شد، در GNRFET‌ها نیاز نیست. این نکته و نگاشت بافر در شکل (۷) نشان داده شده است.



شکل (۷): نحوه نگاشت بافر سیلیکونی طراحی شده به بافر گرافنی

برای تکمیل بلوک ورودی-خروجی، می‌بایست هر یک از مدارهای استفاده‌شده در شکل (۲) با ترانزیستورهای GNRFET طراحی و سپس به بلوک اضافه شوند. مدار مورد استفاده برای بافر سه‌حالتی در شکل (۸-ج) نشان داده شده است. این مدار در میان بافرهای سه‌حالتی رایج، مناسب‌ترین بافر سه‌حالتی برای طراحی انجام شده است؛ زیرا بافر سه‌حالتی در طبقه آخر بافر خروجی که دارای بزرگ‌ترین ترانزیستورهاست، قرار می‌گیرد. بنابراین بافر سه‌حالتی مورد استفاده باید کمترین تعداد ترانزیستور را داشته باشد. همچنین در شکل (۸-الف و ب) یک نماد مداری برای به‌ترتیب N-GNRFET و P-GNRFET معرفی شده است. همچنین مدارات مبدل سطح ولتاژ در شکل (۸-د و ه) آورده شده است. این نکته حائز اهمیت است که مدار مبدل سطح ولتاژ پایین به سطوح ولتاژ بالا (LtoH) با سطوح ولتاژ بالا به پایین (HtoL) با هم متفاوت است.



شکل (۱۰): پاسخ گذرای بلوک ورودی-خروجی گرافنی


تا آنجا که ما اطلاع داریم، تاکنون کار مشابهی در زمینه بلوک ورودی-خروجی مبتنی بر گرافن انجام نگرفته است. به همین سبب به منظور انجام یک مقایسه، نمونه سیلیکونی متناظر با هر مدار گرافنی طراحی شده نیز شبیه‌سازی شده و با نمونه گرافنی مقایسه شده است. بنابراین در جدول (۴) مقادیر دو شاخص تأخیر انتشار و PDP برای نمونه سیلیکونی هم آورده شده است. با مقایسه این مقادیر، با مقادیر گرافنی مشاهده می‌شود که در تمامی اجزا، ترانزیستورهای نانونوارگرافنی، دارای تأخیر کمتری نسبت به ترانزیستورهای ماسفتی هستند. این برتری، زمانی که ناهموازی لبه برابر ۰٪ است، خیلی بیشتر هم می‌شود و نمونه گرافنی به مراتب سرعت بیشتری از خود نشان می‌دهند. تا جایی که در بلوک کامل ورودی-خروجی، بهبود تأخیر انتشار از ۳۲٪ با ناهموازی لبه ۱۰٪ به ۸۱٪ با ناهموازی لبه ۰٪ می‌رسد. در خصوص شاخص حاصلضرب تأخیر در توان مصرفی، نمونه‌های سیلیکونی عملکرد بهتری نسبت به نمونه‌های گرافنی با ناهموازی لبه ۱۰٪ دارد که با کاهش ناهموازی لبه به ۵٪ و ۰٪ عملکرد تمامی نمونه‌های گرافنی بهتر از سیلیکونی خواهد بود.

برای تکمیل بلوک ورودی-خروجی طراحی شده، هریک از مدارات معرفی شده در جای خود در شکل (۲) قرار می‌گیرند. اندازه پایه هر مدار در مسیر خروجی با اندازه پایه معکوس‌کننده‌ای که مدار جایگزین آن شده، برابر است. در مسیر ورودی نیز تمام اندازه‌ها با اندازه طبقه اول بافر گرافنی طراحی شده برابر است.

#### ۴.۴. شبیه‌سازی، آنالیز و مقایسه

شکل (۹) شکل موج‌های حاصل از شبیه‌سازی بافر سیلیکونی و گرافنی را نشان می‌دهد. با توجه به این شکل، مشاهده می‌شود که بافر گرافنی طراحی شده از تأخیر انتشار کمتری برخوردار است. همچنین شکل (۱۰) شکل موج‌های حاصل از شبیه‌سازی بلوک ورودی-خروجی مبتنی بر گرافن کامل را نشان می‌دهد. با توجه به شکل مشاهده می‌شود که بلوک طراحی شده به‌درستی کار می‌کند.


پیش‌تر گفته شد دو شاخص تأخیر و حاصلضرب تأخیر در توان مصرفی، برای طراحی بافر در نظر گرفته شده است. اکنون می‌توان این دو شاخص را برای سایر اجزای بلوک هم به دست آورد. در جدول (۴) مقادیر این دو شاخص برای اجزای گرافنی در سه شرط ناهموازی لبه ۰٪، ۵٪ و ۱۰٪ آورده شده است. مشاهده می‌شود که با کاهش ناهموازی لبه، هم تأخیر و هم حاصلضرب تأخیر در توان کاهش می‌یابد. ناهموازی لبه موضوع مهمی در آینده نانونوارگرافن است و لذا تکنولوژی ساختی که نانونوارهای گرافنی با لبه‌های هموارتر بسازد، یکی از اهداف مهم در صنعت الکترونیک گرافنی خواهد بود.




شکل (۹): شکل موج پاسخ گذرای بافر گرافنی و سیلیکونی



شکل (۱۱) آورده شده‌اند که با توجه به آن مشاهده می‌شود که تمامی نمونه‌ها در دماها و ولتاژهای مختلف در رنج خوبی از تأخیر انتشار قرار دارند. همچنین شکل (۱۲) نمودار بافت نگار حاصل از آنالیز مونت کارلو را نشان می‌دهد. با توجه به شکل (۱۲) قابل مشاهده است که تأخیر نمونه‌ها حول یک مرکزیت قابل قبول قرار دارند.



شکل (۱۱): نمودار پراکندگی تأخیر انتشار بلوک ورودی-خروجی گرافنی حاصل از آنالیز مونت کارلو



شکل (۷): نمودار بافت‌نگار تأخیر انتشار بلوک ورودی-خروجی گرافنی حاصل از آنالیز مونت کارلو

در این تحقیق به منظور آنالیز طراحی انجام‌شده، از آنالیز مونت کارلو استفاده شده است. در ابتدا یک توزیع تصادفی روی درصد ناهمواری لبه ترانزیستورهای GNR-FET بلوک ورودی-خروجی گرافنی اعمال و سایر پارامترها نظیر ولتاژ و دما ثابت نگه داشته شد. خلاصه‌ای از نتایج آماری حاصل از این آنالیز برای تأخیر انتشار زمان خیز و افت، در سه سطح ناهمواری لبه ۰٪، ۵٪ و ۱۰٪ در جدول (۵) آمده است. با توجه به جدول (۵) مشاهده می‌شود که مقادیر کمینه و بیشینه تأخیر برای هر جامعه آماری مقادیر قابل قبولی است و مدار عملکرد صحیحی دارد.

ولتاژ و دما دو پارامتر مهم در عملکرد مدار هستند و صحیح عمل کردن مدار در دماها و ولتاژهای حیاتی یکی از ملزومات هر طراحی است. در این تحقیق آنالیز ولتاژ تغذیه و دما با آنالیز مونت کارلو روی ناهمواری لبه ادغام شده است. به این صورت که برای هر یک از ولتاژهای ۲/۲۵ و ۲/۵ و ۲/۷۵ ولت و دماهای ۴۰- و ۸۵ درجه سانتی‌گراد یک جامعه آماری ۳۰ تایی تعریف می‌شود که در هر کدام، ترانزیستورها حول یک مرکزیت مشخص دارای ناهمواری لبه متفاوت از یکدیگرند. نتایج تأخیر انتشار افت و خیز و توان مصرفی و حاصلضرب تأخیر در توان در جدول (۶) آمده است. مشاهده می‌شود که در تمام آنالیزها مقادیر به دست آمده در دامنه خوبی قرار دارند که در نتیجه بلوک در ولتاژها و دماهای مختلف به درستی عمل خواهد کرد. نتایج دیگری که از جدول (۶) به دست می‌آید این است که با افزایش دما سرعت بلوک و توان تلفاتی هر دو افزایش خواهند یافت. افزایش ولتاژ تغذیه بر روی سرعت مدار تأثیر یکسانی ندارد، ولی قطعاً مصرف توان را افزایش خواهد داد.

برای روشن‌تر شدن نتایج و به دست آوردن نمودارهای پراکندگی و بافت نگار آنالیز مونت کارلو دوباره تکرار می‌شود. اینبار تعداد جامعه آماری ۲۰۰ عدد انتخاب می‌شود و در هر عضو جامعه ناهمواری لبه نانونوار تمامی ترانزیستورها یک مقدار تصادفی یکسان به خود می‌گیرند. نمودارهای پراکندگی حاصل از آنالیز مونت کارلو با جامعه آماری ۲۰۰ عددی در

جدول (۶): نتایج آنالیز مونته کارلو روی منبع تغذیه و دما

T (سانتی گراد)		VDD (ولت)			
۸۵	-۴۰	۲/۷۵	۲/۵	۲/۲۵	
۴۱/۱	۴۸/۳	۴۳/۳	۴۳/۹	۴۳/۸	کمینه
۵۲/۴	۷۱/۲	۵۵/۵	۵۷/۴	۶۲/۴	بیشینه
۴۶/۲	۵۵/۴	۴۷/۳	۴۹/۷	۵۲/۹	میانگین
۲۱۰/۳	۲۱۲/۱	۸۳/۶	۸۰/۶	۸۳/۲	کمینه
۲۶۴/۶	۲۷۱/۸	۱۰۷/۶	۱۰۵/۶	۱۰۷/۳	بیشینه
۲۳۸/۰	۲۴۱/۶	۹۳/۴	۹۳/۴	۹۴/۱	میانگین
۲۱۰/۳	۲۱۲/۱	۲۱۸/۲	۲۱۱/۹	۲۰۸/۱	کمینه
۲۶۴/۶	۲۷۱/۸	۲۷۶/۱	۲۶۶/۴	۲۶۹/۷	بیشینه
۲۳۸/۰	۲۴۱/۶	۲۴۲/۹	۲۳۹/۸	۲۳۷/۹	میانگین
۱۰۹/۹	۷۰/۸	۱۵۶/۳	۷۴/۳	۵۶/۹	کمینه
۱۱۸/۴	۹۰/۵	۱۷۰/۹	۸۱/۵	۶۳/۴	بیشینه
۱۱۴/۳	۸۱/۵	۱۶۵/۶	۷۸/۲	۵۹/۹	میانگین
۶۰/۴	۵۲/۲	۱۳۱/۵	۸۸/۹	۵۴/۵	کمینه
۷۱/۷	۶۱/۹	۱۵۰/۸	۹۹/۱	۷۲/۸	بیشینه
۶۵/۵	۵۵/۹	۱۴۱/۲	۹۴/۱	۶۵/۵	میانگین
۶۰/۴	۵۲/۲	۷۷/۰	۵۶/۷	۳۹/۲	کمینه
۷۱/۷	۶۱/۹	۹۲/۰	۶۷/۳	۴۵/۹	بیشینه
۶۵/۵	۵۵/۹	۸۳/۵	۶۱/۲	۴۱/۹	میانگین
۴/۶	۳/۴	۶/۹	۴/۸	۳/۴	کمینه
۶/۰	۵/۶	۹/۲	۷/۷	۵/۴	بیشینه
۵/۲	۴/۰	۷/۸	۵/۹	۴/۱	میانگین
۱۳/۳	۱۱/۴	۱۱/۵	۷/۵	۵/۵	کمینه
۱۸/۳	۱۶/۳	۱۵/۱	۱۰/۲	۸/۸	بیشینه
۱۵/۶	۱۳/۵	۱۳/۲	۸/۸	۶/۹	میانگین
۱۳/۳	۱۱/۴	۱۷/۴	۱۲/۴	۸/۳	کمینه
۱۸/۳	۱۶/۳	۲۳/۸	۱۷/۵	۱۲/۱	بیشینه
۱۵/۶	۱۳/۵	۲۰/۳	۱۴/۷	۹/۹	میانگین

### ۵. طرح بندی

در این قسمت، طرح بندی بلوک ورودی-خروجی گرافنی طراحی شده، فراهم گردیده است. باید توجه داشت که هنوز تکنولوژی ساخت مناسبی برای ساخت تراشه‌های گرافنی وجود ندارد؛ از این رو قوانین طراحی هم برای طرح بندی وجود ندارد.


جدول (۴): تأخیر انتشار و PDP اجزا مداری بلوک ورودی-خروجی و تأخیر انتشار مسیر ورودی و خروجی بلوک کامل

	GNRFET			Si-CMOS	
	%۰	%۵	%۱۰		
فلیپ فلاپ	۱/۱۸	۵/۰۱	۳۷/۵۵	۵۶/۰۱	تأخیر (ps)
	۰/۰۶	۰/۶۸	۱/۱۲	۰/۷۰	PDP(fj)
مالتی پلکسر	۱/۷۹	۴/۱۸	۱۴/۲۴	۲۲/۸۳	تأخیر (ps)
	۰/۰۱	۰/۰۴	۰/۶۸	۰/۲۴	PDP(fj)
مبدل سطح ولتاژ	۸/۸۷	۱۴/۴۴	۴۲/۳۵	۱۸/۳۲	تأخیر (ps)
	۰/۰۵	۰/۰۸	۰/۷۳	۰/۵۹	PDP(fj)
بافر سه حالتی	۱/۴۰	۴/۵۰	۱۸/۸۶	۹۳/۴۸	تأخیر (ps)
	۳/۱۸	۳۵/۶	۹۳/۶	۶۴/۵	PDP(fj)
اشمیت تریگر	۲/۳۴	۸/۶۱	۸/۸۱	۶۳/۰۸	تأخیر (ps)
	۰/۰۴	۰/۱۵	۰/۲۹	۰/۵۱	PDP(fj)
ورودی-خروجی	۸۴/۲۴	۹۸/۸۶	۲۹۹/۹۴	۴۳۸/۴۱	تأخیر (ps)
	۳/۱۵	۱۰/۹۳	۴۵/۲۹	۱۵۱/۶۶	تأخیر (ps)


جدول (۵): نتایج آماری آنالیز مونته کارلو

	%۱-۱	%۵-۱	%۹-۱
متوسط	۱۱۱/۴۳۵۴	۱۲۱/۶۴۵۴	۶۹/۴۲۷۰
واریانس (e-10)	۸/۰۰۴	۰/۲۲۴۸	۰/۷۰۱۶۸
سیگما	۲۸/۲۹۱۲	۱۴/۹۹۳۷	۸/۸۷۹۱
انحراف معیار	۲۱/۴۴۲۷	۱۲/۱۳۴۷	۷/۰۱۶۸
بیشینه	۱۸۰/۴۰۹۴	۱۵۵/۶۷۱۹	۹۲/۶۰۸۸
کمینه	۴۸/۷۰۵۷	۸۶/۱۷۸۳	۵۳/۴۳۳۴
متوسط	۹۶/۵۸۳۷	۶۸/۲۸۸۱	۳۰/۶۵۱۹
واریانس (e-10)	۱/۳۱۶	۰/۱۶۶۱	۰/۴۰۱۱
سیگما	۱۱/۴۷۱۲	۴/۰۷۵۵	۲/۰۰۲۸
انحراف معیار	۸/۹۲۷۴	۳/۱۴۴۱	۱/۵۹۱۵
بیشینه	۱۲۴/۴۲۸۸	۸۱/۲۴۳۶	۳۶/۱۵۱۴
کمینه	۷۹/۶۰۶۱	۵۸/۲۱۴۸	۲۷/۷۵۵۱
متوسط	۳۹/۶۸۴۴	۱۳/۰۴۱۹	۵/۰۶۱۲
واریانس (e-12)	۲/۱۰۴	۲/۲۹	۰/۲۷۶۸
سیگما	۳/۲۲۸	۱/۵۹۰۱	۰/۵۲۶۱
انحراف معیار	۲/۳۲۳۹	۱/۱۲۲	۰/۳۸۱۲
بیشینه	۴۸/۶۰۰۰	۱۷/۹۹۸۶	۶/۲۹۰۴
کمینه	۳۴/۴۲۴۷	۷/۳۳۳۷	۳/۷۴۹
متوسط	۲۶/۴۶۵۶	۷/۸۶۱۵	۲/۷۷۱۰
واریانس (e-11)	۱/۲۷۷	۰/۲۵۲۴	۰/۱۱۰۹
سیگما	۳/۵۷۳۶	۱/۵۸۸۸	۱/۵۳۳
انحراف معیار	۲/۸۲۰۶	۱/۱۹۵۶	۰/۵۸۵۱
بیشینه	۳۴/۱۱۶۹	۱۱/۹۲۹۱	۷/۶۵۰۵
کمینه	۱۷/۸۸۳۹	۲/۴۸۵۵	۱/۷۸۳۰

طراحی سعی بر این شده است که طرح کمترین فضای ممکن را اشغال کند. فضای خالی در وسط طرح جای پد است. پد رابط میان بلوک ورودی-خروجی و دنیای بیرون تراشه است.



شکل (۸): طرح: الف. N-GNRFET؛ ب. P-GNRFET؛ ج. معکوس کننده گرافنی



شکل (۹): طرح بلوک ورودی-خروجی گرافنی

تراشه را دارد. سپس فلیپ فلاپ و مالتی پلکسر به مدار اضافه شد تا اطلاعات به صورت سنکرون ارسال و دریافت شوند و انتخابی میان سنکرون و آسنکرون بودن بلوک وجود داشته باشد. از اجزای دیگری همچون بافر سه حالته برای انتخاب

بنابراین در اینجا با پیشنهاد یک طرح برای بلوک طراحی شده، می توان نشان داد که امکان ساخت وجود دارد.

ابتدا یک طرح برای هریک از ترانزیستورهای N-GNRFET و P-GNRFET طراحی شده که در شکل (۱۳) نشان داده شده است. نانونوارهای گرافن در طول کانال در این شکل قابل مشاهده است. همچنین طرح یک معکوس کننده گرافنی که پایه طرح بلوک ورودی-خروجی است، در شکل (۱۴) آورده شده است. در طرح معکوس کننده با ادغام سورس و درین ترانزیستورهای N-GNRFET و P-GNRFET سعی شده است که فضای بلوک کاهش یابد. این ادغام در طرح هر مدار بلوک انجام شده است. نکته ای که در طرح معکوس کننده گرافنی بسیار قابل ملاحظه است، این است که تعداد نانونوار N-GNRFET و P-GNRFET با هم برابر انتخاب شده است. این انتخاب از برابر بودن قابلیت تحرک GNR-FET نوع n و نوع p نشأت می گیرد. به این ترتیب مقدار فضای اشغالی بلوک ورودی-خروجی گرافنی ۶۶٪ بلوک ورودی-خروجی سیلیکونی است؛ زیرا در بلوک ورودی-خروجی سیلیکونی ترانزیستورهای PMOS افزایش عرض دوبرابری نسبت به ترانزیستورهای NMOS دارند.

طرح هریک از مدارهای تشکیل دهنده بلوک ورودی-خروجی طراحی شد و در کنار هم قرار گرفت. طرح نهایی بلوک ورودی-خروجی گرافنی در شکل (۱۴) آورده شده است. در این

## ۶. نتیجه گیری

در این مقاله، یک بلوک ورودی-خروجی با ترانزیستورهای نانونوار گرافنی به کمک محاسبات و شبیه سازی طراحی و بهینه سازی شد که توانایی راه اندازی خازن بزرگ خارج از

دما و ولتاژ منبع تغذیه استفاده شد و مشاهده شد مدار در بازه قابل قبولی از این پارامترها به درستی کار می‌کند. تأخیر انتشار در تمام مدارهای گرافنی از نمونه سیلیکونی بهتر بود. PDP نیز با کاهش ناهموازی لبه به ۵٪ از تمام نمونه‌های سیلیکونی بهتر شد. علاوه بر این‌ها بلوک ورودی-خروجی گرافنی ۶۶٪ فضای اشغالی بلوک سیلیکونی را اشغال می‌کند.

عملکرد ورودی یا خروجی بلوک، شیفتهنده ولتاژ برای تغییر سطح ولتاژ داده‌ها و اشمیت‌تریگر برای حذف نویز و افزایش سرعت در کنار سایر اجزا استفاده شد. شبیه‌سازی‌ها نشان دادند که بلوک ورودی-خروجی گرافنی پیشنهادی خازن بار خروجی را به راحتی راه‌اندازی می‌کند، در صورتی که نمونه سیلیکونی دارای تأخیر قابل توجهی بود. از آنالیز مونته‌کارلو برای ارزیابی مدار طراحی شده در مقابل ناهموازی لبه نانونوار،

## مراجع

- review letters, vol. 100, p. 206803, 2008.
- [14] Wang J., Ma F. and Sun M., "Graphene, hexagonal boron nitride, and their heterostructures: properties and applications", *RSC Advances*, vol. 7, pp. 16801-16822, 2017.
- [15] Gholipour M., Chen Y.-Y., Sangai A. and Chen D., "Highly accurate SPICE-compatible modeling for single- and double-gate GNR-FETs with studies on technology scaling", in *Proceedings of the conference on Design, Automation & Test in Europe*, 2014, p. 120.
- [16] PTM. Predictive Technology Model, ptm.asu.edu, 2019.
- [1] Wilson L., "International technology roadmap for semiconductors (ITRS)", *Semiconductor Industry Association*, 2013.
- [2] Lin Y.-M., Valdes-Garcia A., Han S.-J., Farmer D. B., Meric I., Sun Y., Wu Y., Dimitrakopoulos C., Grill A., Avouris P. and Jenkins K. A., "Wafer-scale graphene integrated circuit", *Science*, vol. 332, pp. 1294-1297, 2011.
- [3] Wang H., Hsu A., Wu J., Kong J. and Palacios T., "Graphene-based ambipolar RF mixers", *IEEE Electron Device Letters*, vol. 31, pp. 906-908, 2010.
- [4] Kashani S. A. S., Alidash H. K. and Miryala S., "Design and characterization of graphene nano-ribbon based D-flip-flop", *Journal of Nanoelectronics and Optoelectronics*, vol. 12, pp. 580-591, 2017.
- [5] Kashani S. A. S., Alidash H. K. and Miryala S., "Schottky-barrier graphene nanoribbon field-effect transistors-based field-programmable gate array's configurable logic block and routing switch", *IET Circuits, Devices & Systems*, vol. 11, pp. 549-558, 2017.
- [6] Rabaey J. M., Chandrakasan A. P. and Nikolić B., *Digital Integrated Circuits, 2/e*: Prentice hall, 2003.
- [7] Weste N. H. and Harris D., *CMOS VLSI design: a circuits and systems perspective*: Pearson Education India, 2015.
- [8] Noyce S. G., Doherty J. L., Cheng Z., Han H., Bowen S. and Franklin A. D., "Electronic Stability of Carbon Nanotube Transistors Under Long-term Bias Stress", *Nano letters*, 2019.
- [9] Cao M., Han C., Wang X., Zhang M., Zhang Y., Shu J., Yang H., Fang X. and Yuan J., "Graphene nanohybrids: excellent electromagnetic properties for the absorbing and shielding of electromagnetic waves", *Journal of Materials Chemistry C*, vol. 6, pp. 4586-4602, 2018.
- [10] Geim A., "Graphene prehistory," *Physica Scripta*, vol. 2012, p. 014003, 2012.
- [11] Lemme M. C., Echtermeyer T. J., Baus M. and Kurz H., "A graphene field-effect device", *IEEE Electron Device Letters*, vol. 28, pp. 282-284, 2007.
- [12] Cheng R., Bai J., Liao L., Zhou H., Chen Y., Liu L., Lin Y. C., Jiang S., Huang Y. and Duan X., "High-frequency self-aligned graphene transistors with transferred gate stacks", *Proceedings of the National Academy of Sciences*, vol. 109, pp. 11588-11592, 2012.
- [13] Wang X., Ouyang Y., Li X., Wang H., Guo J. and Dai H., "Room-temperature all-semiconducting sub-10-nm graphene nanoribbon field-effect transistors", *Physical*