دانشگاه کاشان محاسبات نرم 2322-3707 7 1 2021 05 23 Optimal fast digital error correction method of pipelined analog to digital converter with DLMS algorithm روش بهینۀ تصحیح سریع دیجیتالی خطا در مبدل آنالوگ به دیجیتال خط لوله با الگوریتم DLMS 24 33 111425 10.22052/7.1.24 FA مجتبی پاکدل دانشگاه کاشان حسین کریمیان دانشگاه کاشان Journal Article 2021 05 23 In this paper, of digital error correction algorithm in of capacitor mismatch error and finite and nonlinear gain of Op-Amp has increased significantly by the use of DLMS, an evolutionary search algorithm. To this end, a 16-bit pipelined analog to digital converter was modeled. The obtained digital model is FIR filter with 16 adjustable weights. To adjust of , was divided into three stages and in each stage, the number of filter weights by DLMS algorithm and totally the error correction algorithm is converged through 3000 repetitions in three stages. The DLMS algorithm was simulated using synthesizable RTL code in Verilog HDL and may be implemented. The division of the error correction algorithm into three stages led to improve the error correction and reduce the power consumption. Moreover, an optimum MDAC circuit has been proposed for designing pipelined converter and based on this circuit the error correction algorithm has been designed. چکیده: در این مقاله، با استفاده از الگوریتم جستجو کننده تکاملی DLMS سرعت همگرایی الگوریتم تصحیح خطای دیجیتالی در تصحیح خطای عدم تطابق خازن­ها، بهره محدود و غیرخطی تقویت­کننده به میزان قابل توجهی افزایش یافته است. برای این منظور ابتدا مبدل آنالوگ به دیجیتال 16 بیتی خط­لوله به صورت معکوس در حوزه دیجیتال مدل­سازی شده است. مدل دیجتال به دست آمده یک فیلتر FIR با 16 وزن قابل تنظیم می­باشد. جهت تنظیم وزن­های فیلتر FIR الگوریتم تصحیح خطا به سه مرحله تقسیم شده و در هر مرحله تعدادی از وزن­های فیلتر توسط الگوریتم DLMS تنظیم خواهند شد. در مجموع الگوریتم تصحیح خطا با 3000 بار تکرار در طی سه مرحله همگرا می­شود. الگوریتم DLMS با استفاده از کدهای سنتزپذیر با زبان Verilog HDL شبیه­سازی شده و قابل پیاده­سازی است. تقسیم الگوریتم تصحیح خطا به سه مرحله سبب بهبود کیفیت تصحیح خطا و کاهش توان مصرفی خواهد شد. همچنین در این مقاله مدار MDAC بهینه­ای جهت طراحی مبدل خط­لوله پیشنهاد شده و الگوریتم تصحیح خطا بر اساس همین مدار طراحی گردیده است. https://scj.kashanu.ac.ir/article_111425_661a23258db4cb52da371153286d277b.pdf