دوره 7، شماره 1 - ( سال هفتم - بهار و تابستان 1397 )                   جلد 7 شماره 1 صفحات 24-33 | برگشت به فهرست نسخه ها

DOI: 10.22052/7.1.24


XML English Abstract Print


1- دانشگاه کاشان
2- دانشگاه کاشان ، hkarimiyan@kashanu.ac.ir
چکیده:   (259 مشاهده)

چکیده: در این مقاله، با استفاده از الگوریتم جستجو کننده تکاملی DLMS سرعت همگرایی الگوریتم تصحیح خطای دیجیتالی در تصحیح خطای عدم تطابق خازن­ها، بهره محدود و غیرخطی تقویت­کننده به میزان قابل توجهی افزایش یافته است. برای این منظور ابتدا مبدل آنالوگ به دیجیتال 16 بیتی خط­لوله به صورت معکوس در حوزه دیجیتال مدل­سازی شده است. مدل دیجتال به دست آمده یک فیلتر FIR با 16 وزن قابل تنظیم می­باشد. جهت تنظیم وزن­های فیلتر FIR الگوریتم تصحیح خطا به سه مرحله تقسیم شده و در هر مرحله تعدادی از وزن­های فیلتر توسط الگوریتم DLMS تنظیم خواهند شد. در مجموع الگوریتم تصحیح خطا با 3000 بار تکرار در طی سه مرحله همگرا می­شود. الگوریتم DLMS با استفاده از کدهای سنتزپذیر با زبان Verilog HDL شبیه­سازی شده و قابل پیاده­سازی است. تقسیم الگوریتم تصحیح خطا به سه مرحله سبب بهبود کیفیت تصحیح خطا و کاهش توان مصرفی خواهد شد. همچنین در این مقاله مدار MDAC بهینه­ای جهت طراحی مبدل خط­لوله پیشنهاد شده و الگوریتم تصحیح خطا بر اساس همین مدار طراحی گردیده است.

متن کامل [PDF 1261 kb]   (81 دریافت)    
نوع مطالعه: كاربردي | موضوع مقاله: تخصصي
دریافت: 1395/11/23 | پذیرش: 1398/7/4 | انتشار: 1399/1/14