دوره 4، شماره 1 - ( بهار و تابستان 94- زمان پایان: 1394 )                   جلد 4 شماره 1 صفحات 30-41 | برگشت به فهرست نسخه ها


XML English Abstract Print


Download citation:
BibTeX | RIS | EndNote | Medlars | ProCite | Reference Manager | RefWorks
Send citation to:

Low-Power Soft-Error Hardened Static Latch. SCJ. 2016; 4 (1) :30-41
URL: http://scj.kashanu.ac.ir/article-1-184-fa.html
سعادت زاده علی اصغر، کریمیان علی داش حسین. لچ استاتیک مقاوم در برابر خطای نرم با تأخیر و توان مصرفی پایین. نشریه علمی ترویجی محاسبات نرم. 1394; 4 (1) :30-41

URL: http://scj.kashanu.ac.ir/article-1-184-fa.html


1- دانشجوی ارشد دانشگاه کاشان، کاشان، خ امیرکبیر، ک سید جمال الدین اسدآبادی، بن بست انقلاب 4، پلاک 35 ، ali_saadatzadeh@yahoo.com
2- استادیار دانشگاه کاشان، کاشان، بلوار قطب راوندی، دانشگاه کاشان، دانشکده مهندسی برق و کامپیوتر
چکیده:   (716 مشاهده)

اهمیت قابلیت اطمینان مدارها و خصوصاً اثر تششعات کیهانی و اشکالات ناشی از برخورد این ذرات به مدارات، با پیشرفت تکنولوژیِ ساخت مدارهای مجتمع و گذر از ابعاد میکرومتر به نانومتر به صورت چشمگیری افزایش یافته است. در این مقاله یک لچ استاتیک مقاوم در برابر خطای نرمِ ناشی از برخورد ذرات پرانرژی به سطح تراشه، جهت کاربرد در مدارهای با قابلیت اطمینان بالا معرفی می‌گردد. اساس روش پیشنهادی استفاده از فیدبک های چندگانه به هنگام قرارگیری لچ در وضعیت نگهداری از داده است. شبیه سازی های انجام شده با نرم افزار HSPICE در تکنولوژی 65 نانومتر نشان می‌دهد ساختار پیشنهادی قادر به حذف اثرات تک رخداد و نیز چندرخداد واژگونی بوده و در مقایسه با سایر مدارات مشابه حداقل دارای کاهش حدود 13 درصدی پارامترهای تأخیر و توان مصرفی می باشد.

متن کامل [PDF 591 kb]   (275 دریافت)    
نوع مطالعه: كاربردي | موضوع مقاله: تخصصي
دریافت: ۱۳۹۳/۷/۱۷ | پذیرش: ۱۳۹۴/۵/۲۳ | انتشار: ۱۳۹۵/۱/۲۵

ارسال نظر درباره این مقاله : نام کاربری یا پست الکترونیک شما:
کد امنیتی را در کادر بنویسید

ارسال پیام به نویسنده مسئول


کلیه حقوق این وب سایت متعلق به مجله محاسبات نرم می باشد.

طراحی و برنامه نویسی : یکتاوب افزار شرق

© 2015 All Rights Reserved | Soft Computing Journal

Designed & Developed by : Yektaweb